- Home
- 製品トップ
- GigE Vision®ソリューション
- GigE Vision® V1.2 Rx FPGA IPコア
製品
AMD FPGA用 GigE Vision® V1.2 Rx FPGA IPコア
Zynqへの受信側GigE Vision ® プロトコルかつGENiCAM対応により、組込み機器へGigE Visionカメラを収容することがSoC 1chipで実現可能 !!なおかつ、高速で信頼性の高い映像伝送を可能にします。
特徴
- PS（Processing System）部にPeta Linuxを採用し、GENiCAMに対応
- PL（Programmable Logic）部にGigE Vision® プロトコルを搭載、およびギガビットイーサネットの帯域をフル受信する高速映像受信IPコアを搭載
- 高速映像受信をSoC 1chipで実現可能
複数のGigE Vision® カメラ収容に対応
システム構成例
組込み機器へのGigE Vision® 対応を 適応型SoC 1Chipで実現！
GigE Vision® 受信（GENiCAM） ソリューション構造図
Zynq UltraScale+ MPSoC PS部構成図
- カメラ制御は、Camera Description File （XML）を解釈したGenICam API （Node Map）を経由して制御可能
- カメラから送られる映像Streamは、PL部のGVSP UDPオフロードエンジンが素早く切り離すのでStreamの受信率を向上可能
- 切り離された映像StreamはARMを介さず、直接Video Frame Bufferへ転送するのでCPU負荷を低減
- ARMのOSはAMD標準のPeta Linuxを採用
- OKIアイディエスは、Peta Linuxの推奨デザインサービスパートナーであり、サポート面も安心
Zynq UltraScale+ MPSoC PL部構成図
- OKIアイディエス製“GigE Vision® UDP Offloading Engine“を搭載し、GigE Vision® プロトコルパケットの高速映像受信を実現
- MicroBlaze™上 に”GigE Vision® プロトコルスタック”、”MACドライバー”、”GV-UOEドライバー”を実装し、全てのGigE Vision® プロトコルをPL部で終端
- GigE Vision®プロトコルにより、パケットロストの欠損データ補完を行い、高安定性を実現
- EMACには、AMD製 Tri Mode Erhernet MAC を使用し、データリンク層の制御を実施
提供物
- FPGAデザインに必要となるIP＋リファレンスデザイン＋PS部／PL部の全ての開発環境とマニュアルをご提供します。
サポート体制
- 国内製IPによる完全日本語サポート（電話／メール／各種マニュアル全て）
- 技術サポートは全て当社技術者が直接対応いたします。
- ※記載されている会社名、製品名は、各社の商標または登録商標です。
- ※ここに記載されている仕様、デザインなどは予告なしに変更する場合があります。
- PDFの閲覧にはAdobe Readerが必要です。Adobe社のサイトからダウンロードしてください。
