製品
マルチプロトコル通信コントロールIP
HDLCインターフェース（BOP）、文字同期インターフェース（COP）、ASYNC（調歩同期）インターフェースをお使いの方で
既存の汎用デバイスが製造中止になり困っている方
既存の汎用デバイスがPbフリーに対応してなく困っている方
OKIアイディエスが提案するマルチプロトコル通信コンロールIP（MPI-IP）では、最新FPGAデバイスにIPコアを搭載し、既存の通信機能を代替可能にするため、皆様の製品の寿命を延ばすことが可能です。
特徴
NEC製μPD72001ソフトウェア互換
μPD72001用ソフトウェアの変更無しでの置き換えを目的に開発しており、多くのお客様でLSIを本IP搭載のFPGAに置き換えるだけで動作しています。
同期設計による完全RTL回路
回路はシステムクロックや通信クロックに同期した設計となっているため、一般的なFPGAコンパイルにより安定して動作します。また、FPGAメーカー固有のRAMやPLL等のライブラリは一切使用していないため、FPGAメーカーを選びません。
1回線版やHDLC版のサポート
μPD72002互換の1回線版や調歩同期と文字同期を削除したHDLC版も用意しています。
各種CPUインターフェースや複数chへの対応
上位インターフェースとして、外付け回路によりPCI等への対応実績があります。また、複数のIPを実装し、6ch版や8ch版への対応実績もあります。
FPGAへのインプリメント事例
μPD72001互換（BOP,COP,調歩同期対応の2回線版）をFPGAにインプリメントした場合の例を以下に示します。
なお、合成パラメーター等によりインプリメント結果は変わる場合があります。
| Spartan-6 （XC6SLX9-2TQG144, Package TQG144, Speed-2） | ||
|---|---|---|
| Number of Slice Registers | 1,754 out of 11,440 | 62% |
| Number of Slice LUTs | 2,984 out of 5,720 | 52% |
| Number of occupied Slices | 1,194 out of?1,430 | 83% |
| Number of bonded IOBs | 65 out of 102 | 63% |
| Trion FPGA（T8F81, Package 81） | ||
| Total logic elements | 4,079／7,384 | 55% |
| LE Registers | 1,673／5,280 | 32% |
| Total pins | 65／81 | 80% |
| Cyclone IV E （EP4C6E22C8, Package 144, Speed-8） | ||
| Total logic elements | 4,324／6,272 | 69% |
| Total registers | 1674／6272 | 27% |
| Total pins | 65／92 | 71% |
概略ブロック図
- ※クロックは、20MHz～の水晶発振 器を使用
- ※CPUインターフェース仕様、レジスタ仕様の御提示をいただき、当社IPと組み合わせて通信コントローラーボードを開発いたします。
概略仕様
| 種類 | 機能概要 |
|---|---|
| 対応プロトコル | BOP、COP、調歩同期 |
| チャネル数 | 全2重×2チャネル |
| 送信バッファ | 2段 |
| 受信バッファ | 4段 |
| データフォーマット | NRZ、NRZI、FM、マンチェスタ（受信のみ） |
| ボーレート | 最大10Mbps以上 |
| DMA要求信号 | 送信×2、受信×2（送信データ数制御機能付き） |
| 割り込み信号 | 1（INTACKサイクル対応） |
| テスト機能 | 自己折り返し入力、外部折り返し出力 |
| DPLL | 内蔵（2チャネル分） |
| ボーレートジェネレータ | 内蔵（送信×2、受信×2） |
- ※記載されている会社名、製品名は、各社の商標または登録商標です。
- ※ここに記載されている仕様、デザインなどは予告なしに変更する場合があります。
