- Home
- 展示会、セミナー情報
- 3月18日開催 FPGA開発のパラダイムシフト！ 高位合成・高位検証セミナー「高位合成」× 「置き換え開発」 ～ DSPアセンブラ資産の再構築からFPGA実装までの最新事例～
展示会、セミナー情報
大好評の「高位合成・高位検証セミナー」第8弾は、OIDSが得意とする「高位合成・高位検証」とデバイス置き換え手法「N-Process」を組み合わせた開発事例をご紹介します！
本セミナーでは、従来のDSPアセンブラ※で設計された製品の設計ドキュメントを解析・再生し、C言語に置き換えた上で、さらに高位合成・高位検証ツール「Catapult」を用いてFPGA内に論理回路として実装する一連の開発プロセスを詳しく解説します。
FPGAは通信機器や産業機器、医療機器、車載機器など多様な分野で活用されていますが、設計の専門性が高く、設計品質の確保と開発の安定性が大きな課題となっています。特に近年、設計の複雑化や高性能化が進み、C/C++などの高水準言語からハードウェア記述言語（RTL）を自動生成する「高位合成（HLS）」が注目されています。高位合成は設計品質の確保と、設計の検証や修正の効率化を両立できるため、多くの開発現場でその活用が期待されています。
当社では、既存のDSPアセンブラ資産を、OIDS独自のデバイス置き換え手法「N-Process」を活用して、解析・再構築し、設計資産の有効活用とともに、設計品質を確保したFPGA実装を実現しました。
今回は、この最新事例を詳しくご紹介します。この機会をぜひお見逃しなく！
みなさまのご参加を心よりお待ちしております。
- ※DSP（デジタル信号処理装置）は、音声や画像、通信信号などのデジタル信号を高速に処理する専用のプロセッサです。
DSPアセンブラは、機械語に近いDSP用のプログラム言語です。
＜参考＞
OKIアイディエスでは、これまでに7回にわたり高位合成・高位検証に関するセミナーを開催し、多くの技術者の皆様からご好評をいただいています。
過去5回のセミナーは、以下のテーマで実施しました。
第1弾：「高位合成・高位検証とは何か？」についての解説
第2弾：高位合成・高位検証の統合環境ツールCatapult®の活用
第3弾：統合環境ツールの適用前後の比較結果を紹介
第4弾：異なるモジュール構成による遅延の違いを検証
第5弾：リソースと遅延の関係をさらに深掘りして解説
第6弾：FPGA化における効果的なCソースコード（C/C++）の記述方法
第7弾：高位合成が苦手とする、つまづきやすいコードの例やその対処法
- ※過去に実施したセミナーと一部重複する内容がございます。また、セミナーの内容は一部変更となる可能性があります。
セミナー概要
| 開催日時 | 2026年3月18日（水） 14時00分 ～ 15時00分 終了予定 |
|---|---|
| 受講費用 | 無料 |
| こんな方に お勧めです |
|
| 開催方法 |
Webセミナー形式（チャット機能による質疑応答あり） 本Webセミナーは、ウェビナーツール「コクリポ」を利用します。 コクリポのウェビナーの視聴にはPC版Google Chrome又はMicrosoft Edgeの最新版ウェブブラウザ、 スマートフォンで視聴する場合はコクリポ公式アプリが必要です（コクリポは無償です） |
| 参加方法 |
お申し込みいただいた方へWebセミナー入場用のURLを別途メールにてお知らせいたします。（「コクリポ」ツールからメールが配信されます） メールが届かない方は、迷惑メールフォルダをご確認いただくか、お問い合わせフォームにてご連絡ください。 |
| 備考 |
競合製品取り扱い企業様の申し込みについては、お断りする場合がありますのであらかじめご了承ください。 |
| 受付締切 |
2026年3月18日（水） 13時15分 （開始45分前までお申し込みいただけます） |
- お申し込み
- セミナーお申し込みはこちら
- Webセミナーについてのお問い合わせ
- お問い合わせフォームはこちら
- ※記載されている会社名、製品名は、各社の商標または登録商標です。
- ※ここに記載されている仕様、デザインなどは予告なしに変更する場合があります。
