大好評！OKIアイディエス「高位合成・高位検証セミナー」第7弾を開催します！

「ソフトウェア記述をFPGAで高速化したいが、思ったほど効果が出ない」
「高位合成を導入したいが、どのようなコツやノウハウが必要なのかわからない・・・」
このようなお悩みをお持ちではありませんか？

第7弾となる今回のセミナーでは、設計現場で直面した“失敗例”や、高位合成が苦手とするケースやその対処法などにフォーカスします。

これまでのセミナーでは、『高位合成・高位検証の基礎解説』や『ツール活用法』『設計事例・性能比較』をご説明してきましたが、今回はさらに踏み込んで：
「なぜ期待した効果が出なかったのか？」「どんな対策を行ったのか？」といった、現場開発者のリアルな体験に基づく事例とともに、うまくいく工夫やコツをわかりやすくご紹介します。

みなさまのご参加を心よりお待ちしております。

＜参考＞過去6回のセミナーは、以下のテーマで実施しました。
第1弾：「高位合成・高位検証とは何か？」についての解説
第2弾：高位合成・高位検証の統合環境ツールであるCatapult®の活用
第3弾：統合環境ツールの適用前後の比較結果を紹介
第4弾：異なるモジュール構成による遅延の違いを検証
第5弾：リソースと遅延の関係をさらに深掘りして解説
第6弾：FPGA化における効果的なCソースコード（C／C++）の記述方法

• ※過去に実施したセミナーと一部重複する内容がございます。また、セミナーの内容は一部変更となる可能性があります。

セミナー概要

• ※記載されている会社名、製品名は、各社の商標または登録商標です。
• ※ここに記載されている仕様、デザインなどは予告なしに変更する場合があります。

• 展示会、セミナー情報
  • 2025年
  • 2024年
  • 2023年
  • 2022年
  • 2021年