本セミナーは終了いたしました。
OKIアイディエスの高位合成・高位検証セミナー、ご好評につき第5弾の開催決定!
前回の開催時に関心の高かった、異なるモジュール構成で高位合成を行った際の比較検証について、今回はさらに検証を重ねた結果を深掘りします!
近年注目を集めるFPGAプログラムの開発においては、ハードウェア記述言語による論理回路(RTL)の作成が必要です。ここで高位合成・高位検証を適用することにより、C/C++の記述を用いてRTLを生成することができ、さらにC/C++の記述とRTLの等価性の検証も実施できます。
過去4回のタイトルは、
第1弾:高位合成・高位検証とは何か?を解説
第2弾:高位合成・高位検証の統合環境ツールCatapult®の活用に焦点を当てたセミナーを実施
第3弾:統合環境ツールの適用前後の比較結果をご紹介
第4弾:異なるモジュールの構成によるリソースの違いを検証
上記の内容でお送りしました。
今回の第5弾ではさらに、前回の第4弾で特に皆様の関心が高かった“リソース”に焦点を当て、遅延とリソースの関係について深掘り解説します。今回も開発メンバー自らの登壇によるセッションです。高位合成・高位検証の特徴やメリットをイントロダクションとして再度ご説明しますので、今回が初めての方もぜひお気軽にご参加ください。
開催日時 | 2024年8月28日(水) 14時00分 ~ 15時00分 終了予定 |
---|---|
受講費用 | 無料 |
こんな方に お勧めです |
|
開催方法 |
Webセミナー形式(チャット機能による質疑応答あり) 本Webセミナーは、ウェビナーツール「コクリポ」を利用します。 コクリポのウェビナーの視聴にはPC版Google Chrome又はMicrosoft Edgeの最新版ウェブブラウザ、 スマートフォンで視聴する場合はコクリポ公式アプリが必要です(コクリポは無償です) |
参加方法 |
開催前日までにお申し込みいただいた方へWebセミナー入場用のURLを別途メールにてお知らせいたします。(「コクリポ」ツールからメールが配信されます) メールが届かない方は、迷惑メールフォルダをご確認いただくか、お問い合わせフォームにてご連絡ください。 |
備考 |
競合製品取り扱い企業様の申し込みについては、お断りする場合がありますのであらかじめご了承ください。 |
受付締切 |
2024年8月28日(水) 13時15分 (開始45分前までお申し込みいただけます) |