本セミナーは終了いたしました。
毎回ご好評いただいているOKIアイディエスの高位合成・高位検証セミナー、第4弾をお届けします!
今回は、受託開発を数多く行ってきた当社が、お客様の開発において、どのように高位合成・高位検証を実施しているのか、そのプロセスについてご紹介します。
近年注目が集まるFPGAのプログラムの開発においては、ハードウェア記述言語による論理回路(RTL)作成が必要です。ここで高位合成・高位検証を適用すれば、C/C++の記述によってRTLを生成でき、C/C++の記述とRTLの等価性の検証も実施できます。
ここで、過去3回のタイトルを振り返ってみましょう。
第1弾:高位合成・高位検証とは何か?を解説。
第2弾:高位合成・高位検証の統合環境ツールCatapult®の活用に焦点を当てたセミナーを実施
第3弾:統合環境ツールの適用前後の比較結果をご紹介
そして、第4弾となる今回は、さらに当社で実施した開発案件における事例と、そこから当社開発メンバーが見出した“プロセス”を、開発者自らご紹介します。
開催日時 | 2024年3月14日(木) 14時00分 ~ 15時00分 終了予定 |
---|---|
受講費用 | 無料 |
こんな方に お勧めです |
|
開催方法 |
Webセミナー形式(チャット機能による質疑応答あり) 本Webセミナーは、ウェビナーツール「コクリポ」を利用します。 コクリポのウェビナーの視聴にはPC版Google Chrome又はMicrosoft Edgeの最新版ウェブブラウザ、 スマートフォンで視聴する場合はコクリポ公式アプリが必要です(コクリポは無償です) |
参加方法 |
開催前日までにお申し込みいただいた方へWebセミナー入場用のURLを別途メールにてお知らせいたします。(「コクリポ」ツールからメールが配信されます) メールが届かない方は、迷惑メールフォルダをご確認いただくか、お問い合わせフォームにてご連絡ください。 |
備考 |
競合製品取り扱い企業様の申し込みについては、お断りする場合がありますのであらかじめご了承ください。 |
受付締切 |
2024年3月14日(木) 13時15分 (開始45分前までお申し込みいただけます) |